Ad Network

あわせて読みたい

  • あわせて読みたい

« Star Wars, Episode III | Main | 手作り鮭フレーク »

続・CELLの美学、歩留まり編

Cell_spe8 少し前に、このブログでソニーがCellのSPEの数を(製造コストを無視して)「美学」のために8個にしたことを批判した記事を書いたが、それに対する解決策をソニーが発表した。CELLチップ上の8個のSPEのうち7個だけを使うことにしたのだ。

 なぜそうしたかに関しては、日経エレクトロニクスの記事に書いてある通り、「歩留まりを勘定した結果」だそうである。「エンジニアの美学はどこへ言ったんだ!」とツッコミを入れたくなってしまうが、「美学」より「ビジネス」を優先にするのは公開企業としては当然のことで、私なりに納得。

 ちなみに、この記事を読んでいったいどのくらいの人が「歩留まり」の意味を本当に理解できているのか疑問になったので、ここでうんちくを展開。

 「歩留まり」とは、一口で言えば、「CPUなどのチップを複数製造した時にそのうち幾つが商品として売ることの出来る品質に至っているかを100分率で表したもの」である。つまり、100個のうち70個がきちんと動けば「歩留まり70%」と言い、30個しか正常に動作しなければ「歩留まり30%」と言うのである。

 この数字は、半導体の製造企業にとっては、その数値が悪ければ莫大な損失を出しかねないほど重要な数字である。例えば、月産100万チップの生産能力のある半導体工場を1000億円かけて作るとしよう。歩留まり70%を実現できれば、月産70万チップ、一年で840万チップが生産可能である。この製造ラインを5年で償却しようとすると、原価とランニングコストを除いた後の利益をどんなに悪くとも1チップあたり1189円は確保しなければならない。それが確保できなければ赤字である。

 しかし、いざこの工場を稼動させてみたら30%しか歩留まりがでなかったらどうなるだろう。計画料の7分の3しかチップを製造できなければ、工場の償却分の7分の4、すなわち571億円が中に浮くことになる。そうなると利益を出すどころか、数百億円の赤字をこうむることになるのだ。

 以前半導体メーカーの人と話をしたことがあるのだが、実際の半導体ラインの歩留まりは各企業のトップ・シークレットで、業界の平均的値がどのくらいというデータもないらしい。その人によると、初めから70-80%の歩留まりできちっとしたビジネス・プランを立ててやっている企業もあれば、最先端のチップをいち早く市場に出すために30%ぐらいの歩留まりで見切り発車して、しだいに歩留まりを上げて行く戦略を取る企業もいるらしい。

 そこで問題のCELLチップだが、どうして8個のSPEのうち、7個のSPEしか使わないと歩留まりが良くなるのだろう。それは、ソニーの半導体ラインから作られるチップのうち、8個のSPEが全て動くチップと、少なくとも7個のSPEが動くチップの数が大きく違うからである。

 例を挙げて計算すると良く分かる。計算の便宜上、SPE1つを見た時にそれの歩留まりが90%だった仮定する。すると、「8個全てが動く確率」は0.9の8乗=0.43、すなわちSPEの部分で43%の歩留まりとなる。それに対して「少なくとも7個が動く確率」は、それに0.9の7乗×0.1×8を足したもの=0.81、すなわち81%の歩留まりとなる。ここで仮に残りの部分(PowerPCやL2キャッシュ)の歩留まりが85%だったとすると、CELLチップ全体ではそれぞれ37%、69%の歩留まりとなる。

 CELLチップ用の 65ns テクノロジの半導体製造ラインのために、ソニーは半導体工場には2~3000億円をつぎ込む必要があると言われている。すると、CELLチップの歩留まりが37%か69%かという違いは、その設備投資の減価償却だけを考えても1000億円以上のコストの違いとなって来るわけで、これは死活問題である。

 そこで、エンジニアにとっての「床屋の満足」に過ぎない「美学」は捨てて、7個のSPEしか動かさない(すなわち、8個のSPEのうち7個のSPEしか動かないものも品質検査をパスさせてしまう)という技術的妥協(engineering compromize)を選択したのである。ソニーのハイリスク・ハイリターン過ぎるCELL戦略がすごく心配になっていた私としては、少し安心した、というのが正直な感想である。

TrackBack

TrackBack URL for this entry:
http://www.typepad.com/services/trackback/6a00d8341c4f9853ef00d8345e779f69e2

Listed below are links to weblogs that reference 続・CELLの美学、歩留まり編:

» IBMの半導体部門の副社長、「CELLチップの歩留まりは良くて10〜20%」発言 from 中島聡・ネット時代のデジタルライフスタイル
Electronic Newsによるインタビュー記事で、IBMの半導体部門の副社長Tom Reevesが、「CELLチップの歩留まりは良くて10〜20%」と発言。 [Read More]

Comments

ToM

http://www.reed-electronics.com/electronicnews/article/CA6350202.html?industryid=21365&www.dailytech.com
「With a chip like the Cell processor, you’re lucky to get 10 or 20 percent.
If you put logic redundancy on it, you can double that.」
「良くて10~20%」の発言の直後に、この発言の趣旨である「でも、ロジックに冗長性を持たせれば、歩留まりを2倍にすることもできるよ」とありますが、SPEの「8個のうち7個正常ならばPS3のCELLとして使える」判断はこの「ロジックの冗長性」にあたらないのでしょうか?

satoshi

>SPEの「8個のうち7個正常ならばPS3のCELLとして使える」判断はこの「ロジックの冗長性」にあたらないのでしょうか?

 そうですね。このエントリーでも計算しているように、「SPEは7個か正常に動けば良い」としただけで歩留まりは大きく上昇します。結局のところ、12月のPS3の出荷にあわせて、ソニーがCELLの歩留まりをどこまで上げることができるかが勝負、ということですね。月産100万台のためには歩留まりを30%以上にしなければならない計算になりますから。

okamOTO

http://pc.watch.impress.co.jp/docs/2006/0614/kaigai281.htm

>【Q】 90nmプロセス版のCellの生産は、IBMのFab(工場)で製造スタートするのか?

>【久夛良木氏】 IBMのフィッシュキルFabと当社の長崎Fab、両方のFabで並行して製造する。試作はフィッシュキルで始めたけど、量産は全く同時に開始する。

90nmならソニーとIBMで月産13000枚を上回ると思うのですが。

k1taj

はじめまして、k1tajと申します。

SEをやっていまして、生産工学というものにはちょっと疎いのですが、
「8個のSPEがフルに稼動するCellは7個のSPEしか稼動しないCellの7/8の計算能力(Power)がある」という仮想条件を加味して、以下のような試算をしました。

すると、SPEの不良品率が約2%以上の場合には、1/8の冗長性を持たせる価値があるという結論になりました。

SPEレベルの半導体の不良品率というものが、どのようなオーダーであるのかは知りませんが、
2%以上はあるものなんでしょうかねぇ?


SPE不良品率 t
SPE単価 p
SPE Power s


Cell不良品率 1-(1-t)^8
Cell合格率(1-Cell不良品率) (1-t)^8
Cell Power 8s
Cell Price 8p
Cell Power/Price s/p
Produced Cell Power/Price (1-t)^8*s/p


Cell不良品率 1-((1-t)^8+8t(1-t)^7)
Cell合格率(1-Cell不良品率) (1-t)^8+8t(1-t)^7
Cell Power 7s
Cell Price 8p
Cell Power/Price 7s/8p
Produced Cell Power/Price ((1-t)^8+8t(1-t)^7)*7s/8p

t>1/57 約2%

※たとえば極端な例として、SPEの不良品率が1%であれば、
1/8の冗長性を持たせるよりも、まったく冗長性を持たせないようにしてしまったほうが
同じ生産価格でも高性能のCellを生産できるということになるのですね。

SPEの不良品率が0%であれば当然冗長性なんて無駄以外の何者でもなくなるわけですし。

Post a comment

This weblog only allows comments from registered users. To comment, please Sign In.